에너지 효율적인 MAC 연산을 위한 하이브리드 도메인 5+1T SRAM 기반 컴퓨팅 인-메모리 매크로 구조

초록

본 논문은 기존 폰 노이만 구조의 메모리 접근 병목 현상으로 인한 에너지 효율 저하를 해결하기 위해 5+1T SRAM 비트셀 기반의 하이브리드 도메인(전류·전하) 컴퓨팅 인-메모리(Computing-In-Memory, CIM) 매크로 구조를 제안한다. 제안된 비트셀은 전류 도메인의 고속 연산 특성과 전하 도메인의 우수한 선형성을 결합하여 면적 오버헤드를 최소화하고, 읽기/쓰기 라인을 분리하여 간섭(Disturbance) 문제를 방지하도록 설계되었다. 제안된 매크로는 클러스터링 기반 누산 구조(Clustering-Based Accumulation) 를 통해 전류 도메인 연산 후 클러스터 간 전하 공유(Charge Sharing)를 수행함으로써, R²=0.9999의 높은 선형성을 갖는 MAC(Multiply-and-Accumulate) 결과를 달성하였다. TSMC 65nm CMOS 공정을 기반으로 한 시뮬레이션 결과, 이진 입력과 삼진 가중치를 사용하는 경우 788.73 TOPS/W의 에너지 효율을 보였으며 , 이후 ADC와 함께 제안된 하이브리드 도메인 5+1T SRAM 컴퓨팅 인-메모리 구조는 엣지 AI 및 온디바이스 DNN 추론 하드웨어에 적합한 고에너지 효율 솔루션으로 활용될 수 있다.

키워드