상세 보기
혼합 지연 모델에 기반한 비동기 명령어 캐시 설계
Design of an Asynchronous Instruction Cache based on a Mixed Delay Model
- 전광배;
- 김석만;
- 이제훈;
- 오명훈;
- 조경록
초록
최근에는 프로세서의 고성능화에 따라 명령어 캐시와 데이타 캐시를 분리하는 구조의 설계가 일반적이다. 본 논문에서는 혼합 지연모델을 갖는 비동기식 명령어 캐쉬구조를 제안하며, 데이타 패스에는 지연무관인 회로모델을 적용하고 메모리 에는 번들지연모델을 도입하였다. 요소기술로는 명령어 캐시는 CPU, 프로그램 메모리와 4-상 핸드쉐이크(hand-shake) 프로토콜로 데이터를 전달하고, 8-K바이트, 4상 연관의 맵핑 구조를 가지며 Pseudo-LRU 엔트리 교체알고리즘을 채택하였다. 성능분석을 위하여 제안된 명령어 캐시를 게이트레벨로 합성하고 32비트 임베디드 프로세서와 연동하는 플랫폼을 구축하였다. 구축한 플랫폼에서 MI벤치마크 프로그램을 테스트하여 99%의 캐시히트율과 레이턴시가 68% 감소하는 결과를 얻었다.
키워드
Completion Signal; Cache Memory; Delay-Insensitive; CAM; 비동기; 캐시메모리; 비동기 회로; 캠
- 제목
- 혼합 지연 모델에 기반한 비동기 명령어 캐시 설계
- 제목 (타언어)
- Design of an Asynchronous Instruction Cache based on a Mixed Delay Model
- 저자
- 전광배; 김석만; 이제훈; 오명훈; 조경록
- 발행일
- 2010-03
- 유형
- Y
- 저널명
- 한국콘텐츠학회 논문지
- 권
- 10
- 호
- 3
- 페이지
- 64 ~ 71