상세 보기
CMOS 집적회로 테스팅을 위한 내장형 전류 감지회로 설계
Design of a Built-In Current Sensor for CMOS IC Testing
- 김태상;
- 홍승호;
- 곽철호;
- 김정범
초록
본 논문에서는 전류 테스팅을 이용하여 CMOS 집적회로에 존재하는 결함을 검출하는 내장형 전류 감지회로를 설계하였다. 이 회로는 일반적인 CMOS 공정으로 구현하였으며 결함전류와 기준전류를 전압으로 변환시켜 시험대상회로의 결함을 고속으로 검출하며, 미세공정에도 적용가능한 회로이다. 제안한 전류 감지회로는 전류원 내장으로 인한 추가적인 전력소모를 문제를 해결하였다. 제안한 회로의 정당성 및 효율성은 HSPICE를 이용한 시뮬레이션으로 그 타당성을 입증하였다. 제안한 전류 감지회로가 칩의 전체 면적에서 차지하는 면적소모는 시험대상회로에서 약 9.2%로, 내장형 전류 감지회로에 의한 면적소모는 무시할 만 하다. 제안한 회로는 Hynix 0.35um 2-poly 4-metal N-Well 표준 CMOS 공정으로 제작하였다.
키워드
VLSI Testing; Current Testing; Built-In Current Sensor; Reliability; VLSI Testing; Current Testing; Built-In Current Sensor; Reliability
- 제목
- CMOS 집적회로 테스팅을 위한 내장형 전류 감지회로 설계
- 제목 (타언어)
- Design of a Built-In Current Sensor for CMOS IC Testing
- 저자
- 김태상; 홍승호; 곽철호; 김정범
- 발행일
- 2005-07
- 유형
- Y
- 저널명
- 전기전자학회논문지
- 권
- 9
- 호
- 1
- 페이지
- 57 ~ 64