저전압 DC 기반 PCB에서 오염으로 인한 점화 가능성 분석

초록

본 연구는 저전압 DC 기반의 인쇄회로기판(PCB)에서 오염으로 인한 점화 가능성을 파악하는 것이다. 이를 위해 정격전압 7.4 V DC 기반 PCB에 IEC 60112에 따라 오염을 모의하여, 점화 가능성 실험을 진행하였다. 그 결과, 저전 압 DC 기반의 PCB에서 오염으로 인해 점화가 가능한 것이 확인되었다. 또한, 두 단계로 구성된 점화 메커니즘도 구하였다. 첫 번째는 전기화학반응으로 생성된 침전물이 점차 증가하면서 누설전류를 증가시키는 단계이고, 두 번째 단계는 증가된 누설전류에 의해 건조대가 형성됨으로써 트래킹 현상이 진행되는 단계였다. 이로 인해 저전압 DC 기 반의 PCB도 오염에 의해 점화가 발생되는 것을 실험적으로 확인할 수 있었다.

키워드