상세 보기
비동기식 시스템을 위한 메모리의 동작 완료 신호 생성 회로
A Design Method of a Completion Signal Generation Circuit of Memory for Asynchronous System
- 서준영;
- 이제훈;
- 조경록
초록
본 논문은 D-I (delay insensitive) 모델을 사용하는 비동기 프로세서의 메모리 동작 완료 신호 생성 회로를 제안한다. 제안된 설계 방법은 더미셀과 완료 신호 생성 회로를 이용하여 메모리의 읽기 및 쓰기 동작의 완료 신호를 생성한다. 비트라인과 메모리 셀의 지연을 고려하여 메모리를 지수적 블록 크기로 나누어 최소의 완료 신호 회로를 추가하여 D-I 모델로 동작하는 메모리를 설계하였다. 각 구역의 크기가 지수적으로 증가하도록 메모리를 분할하는 제안된 분할 알고리즘은 기존의 동일한 크기를 갖는 구역들로 메모리를 분할하는 방법에 비해 약 40% 정도 동작 지연을 개선하였다.
키워드
Asynchronous memory; Self-Timed; Completion signal; Delay-insensitive; Asynchronous memory; Self-Timed; Completion signal; Delay-insensitive
- 제목
- 비동기식 시스템을 위한 메모리의 동작 완료 신호 생성 회로
- 제목 (타언어)
- A Design Method of a Completion Signal Generation Circuit of Memory for Asynchronous System
- 저자
- 서준영; 이제훈; 조경록
- 발행일
- 2004-10
- 유형
- Y
- 저널명
- 전자공학회논문지 - SD
- 권
- 41
- 호
- 10
- 페이지
- 955 ~ 964