상세 보기
에러 예측회로를 이용한 Burst error 보정 비터비 디코더 설계
Design of a Viterbi Decoder with an Error Prediction Circuit for the Burst Error Compensation
- 윤태일;
- 조경록;
- 이제훈;
- 박상열
초록
본 논문에서는 에러 예측회로를 사용하여 연집에러 입력시 성능저하를 보완한 경판정 비터비 디코더를 제안하였다. 비터비 디코더는 최대유사복호 알고리즘을 사용하므로 랜덤에러 입력시 정정능력이 뛰어나다. 반면에 연집에러 입력시 에러 정정능력이 매우 떨어지는 단점이 있다. 제안하는 에러 예측회로는 비터비 디코더의 연집에러에 대한 에러 정정특성을 향상시키는 기능으로 비터비 디코더에 에러가 입력됨에 따라 path metric값이 증가하는 것을 이용한다. Path metric의 최대값 증가량을 이용하여 연집에러 구간을 예측, 연집에러 구간에 대한 확률 값을 줄여준다. 제안된 알고리즘을 OFDM방식의 IEEE802.11a WLAN에 적용한 비터비 디코더는 AWGN채널에서는 기존의 비터비 디코더와 동일한 성능을 유지하며, 무선 채널 환경인 다중경로 페이딩 채널에서 발생할 수 있는 연집에러에 대하여 15% 개선된 성능을 보였다.
키워드
Viterbi decoder; Error prediction; Burst error; Wireless LAN; OFDM; Viterbi decoder; Error prediction; Burst error; Wireless LAN; OFDM
- 제목
- 에러 예측회로를 이용한 Burst error 보정 비터비 디코더 설계
- 제목 (타언어)
- Design of a Viterbi Decoder with an Error Prediction Circuit for the Burst Error Compensation
- 저자
- 윤태일; 조경록; 이제훈; 박상열
- 발행일
- 2004-10
- 유형
- Y
- 저널명
- 전자공학회논문지 - TC
- 권
- 41
- 호
- 10
- 페이지
- 789 ~ 796