Design of a Low-Power 8 x 8 Bit Parallel Multiplier Using MOS Current Mode Logic Circuit

제목
Design of a Low-Power 8 x 8 Bit Parallel Multiplier Using MOS Current Mode Logic Circuit
저자
김정범이윤상
발행일
2006-10-23
학회명
ICSICT2006
개최국가
중국
학회 개최일
2006-10-23 ~ 2006-10-23