이제훈

전체 109건 중 101번부터 109번까지의 결과를 표시합니다.

2007

Article

하이브리드 터너리 데이터 인코딩 기반의 비동기식 시스템 버스 래퍼 설계

임영일 ;
이제훈 ;
이승숙 ;
조경록

2007-01
전자공학회논문지 - SD
대한전자공학회

2006

Article

Design of asynchronous embedded processor with new ternary data encoding scheme

Lee, Je-Hoon ;
Choi, Eun-Ju ;
Cho, Kyoung-Rok

2006
Lecture Notes in Computer Science
SPRINGER-VERLAG BERLIN

2005

Article

SoC 플랫폼에서 시스템 버스의 모델링 및 해석

조영신 ;
이제훈 ;
조경록

2005-12
전자공학회논문지 - SD
대한전자공학회

2004

Article

비동기식 시스템을 위한 메모리의 동작 완료 신호 생성 회로

서준영 ;
이제훈 ;
조경록

2004-10
전자공학회논문지 - SD
대한전자공학회

Article

에러 예측회로를 이용한 Burst error 보정 비터비 디코더 설계

윤태일 ;
조경록 ;
이제훈 ;
박상열

2004-10
전자공학회논문지 - TC
대한전자공학회

Article

비동기 회로의 신호천이 감소를 위한 RZ/NRZ 혼합 2선식 데이터 전송 방식

이원철 ;
이제훈 ;
조경록

2004-09
전자공학회논문지 - SD
대한전자공학회

Article

Design of a fast asynchronous embedded CISC microprocessor, A8051

Lee, JH ;
Kim, Y ;
Cho, KR

2004-04
IEICE Transactions on Electronics
IEICE-INST ELECTRONICS INFORMATION COMMUNICATION ENGINEERS

Article

다중밴드 이득 보정기능을 갖는 디지털 청력보정회로 설계

최원철 ;
김영주 ;
이제훈 ;
조경록

2004-01
전자공학회논문지 - SC
대한전자공학회

2003

Article

CISC 임베디드 컨트롤러를 위한 새로운 비동기 파이프라인 아키텍쳐, A8051

이제훈 ;
조경록

2003-04
전자공학회논문지 - SD
대한전자공학회

처음 이전 7 8 9 1011

상세 보기

이제훈

연구분야

자료 필터

자료유형

발행연도

키워드

언어

하이브리드 터너리 데이터 인코딩 기반의 비동기식 시스템 버스 래퍼 설계

Design of asynchronous embedded processor with new ternary data encoding scheme

SoC 플랫폼에서 시스템 버스의 모델링 및 해석

비동기식 시스템을 위한 메모리의 동작 완료 신호 생성 회로

에러 예측회로를 이용한 Burst error 보정 비터비 디코더 설계

비동기 회로의 신호천이 감소를 위한 RZ/NRZ 혼합 2선식 데이터 전송 방식

Design of a fast asynchronous embedded CISC microprocessor, A8051

다중밴드 이득 보정기능을 갖는 디지털 청력보정회로 설계

CISC 임베디드 컨트롤러를 위한 새로운 비동기 파이프라인 아키텍쳐, A8051